小弟現在再做一個程式
這個程式原本是NI寫的
他是用FPGA轉RT然後再cRIO上執行
可是我現在把它移到Computer上執行馬達的定位變的比以前差
我打電話去問NI她說:這個程式原本就只能在cRIO上執行
這樣我就很納悶
那為什麼我在Computer可以執行
不曉得板上哪位大大可以替我解答疑惑
謝謝
小弟現在再做一個程式
這個程式原本是NI寫的
他是用FPGA轉RT然後再cRIO上執行
可是我現在把它移到Computer上執行馬達的定位變的比以前差
我打電話去問NI她說:這個程式原本就只能在cRIO上執行
這樣我就很納悶
那為什麼我在Computer可以執行
不曉得板上哪位大大可以替我解答疑惑
謝謝
FPGA的程式是轉成bitfile然後下載到cRIO(RT target),你所說的可以執行的程式指的應該是host computer的程式,在開發階段時可以執行host端的程式經由網路去觀察FPGA擷取資料狀況,因為FPGA程式沒有人機介面,FPGA程式在host computer開發完成就下載到cRIO,就變成是一個獨立系統
http://zone.ni.com/devzone/cda/tut/p/id/6104
PS.修改了一些用字,如果解釋不好請見諒
ancle40378.9223611111以下是NI論壇的文件也可以參考
從time loop來看
PC 最小為1ms (1kHz)
RT 最小為1us (1MHz)
FPGA 最小為1 FPGA clock ticks 一般是25ns (40MHz)
如果FPGA Vi寫的好還有機會compile到更高速 (40MHz~200MHz)
其中一般PC host VI 的 time loop即使設定到1ms也會視CPU loading隨機變化拉長 (結果看來就像是clock jitter), 也就是一般soft timming DAQ (通常是DIO) 的罩門...
謝謝各位大大的回覆~感激不盡!!!
那小弟想要請問依下:
要如何解決定位不準的問題呢?
謝謝