我想請問一下，LABVIEW有辦法畫出像上圖一樣的六角形的固定座標，再加上疊加的訊號資料在同一個圖呀？小弟初試身手，還請大家海量不吝嗇回答
應該可以吧...
我覺得用XY Graph可以做到你要的功能。
我已經試了x-y graph了，可是我沒有發現labview有一種叫做monotonic的形式，還是要用程式的方式把他修正嗎？
請問有沒有那位曾經實作過將scope的波形在LabVIEW下疊成眼圖(eye diagram)?
我的應用是要將scope上PCI express的波形transition部分疊成眼圖, 以便做mask分析
謝謝!!
PCI Express的官方網頁中http://www.pcisig.com可以下載一個測試軟體叫做sigtest，從這篇文章發表到現在，我已經藉由labview對pci-e做了許多的量測流程，不過由於你只想要看transition的部分，就必須做數位訊號的判別，時間上來說，會需要花一些，不仿直接使用官網上的軟體，不過需要是會員才能下載，如有需要請mail給我，自己寫分析的話，還需要考慮CDR frequency，難度頗高，不太建議，況且pcisig這個爛組織，對於pci-e的規範，實在是不太嚴謹，太多種mask的組合需要考慮。
謝謝你的回答..
事實上我已經在使用sigtest做眼圖的分析
不過由於新買的6804其record length和以往不太一致, 以致於sigtest好像無法分析所擷取出來的資料, 所以才想說用LabVIEW去做分析
我正在做SATA Gen2的eye (3Gb/s, 1UI=333.333333ps)
如圖是將scope擷取出來的資料點前100個UI的圖疊在一起就成了這副德性, 似乎有phase dismatch在其中而造成很大的jitter
我是根據scope的最小resolution設定為16ps, 我是在懷疑是否該相信scope的resolution設定值, 正常的eye應該如下(sigtest分析而得)
可否問一下"怎麼看不懂"你所說的CDR frequency為何?
另外, 我是否可以參考其他的clock讓waveform的dt可以更精準點?
另外附上畫眼圖的程式fyi
我看過了你的程式，這就是沒有考慮CDR的緣故，像PCI-E或是SATA、USB這些SERIAL DATA，都是屬於CLOCK EMBEDED的訊號，PHY都會在DATA中以數位PLL做相位內差法去解出真實的DATA RATE而不像以往parallel 的訊號是有一個固定的CLOCK可以去LATCH，所以你的程式裡DURATION直接用1/3G是不太行的，而SATA GEN2量測，在SIGTEST裡(請把TEMPLATE裡的檔案打開來看)他是用4200個UI去做運算求出CDR的FREQUENCY，在以其中250個UI(或是5UI、看你選哪一個)來疊EYE，簡單來講這就只是一種用統計的方式來模擬實際CDR的效果(詳情請看SIGTEST附的那篇PAPER)。
P.S.：SATA裡並沒有定義任何有關EYE的東西，建議不要太認真的去用這個方法測
而另外一個問題呀，TEK6804實際的SAMPLE RATE最高也只能到40GS/sec(RESOLUTION=25PS)，16PS是因為你是用內差法顯示波型的話，其實需要注意EXPORT的資料是否也有做內差，基本上訊號如果輸出處理，我是建議不要做內差，而只單純用REAL-TIME SAMPLING，如果你是要做SCOPE上做FFT等動作的時候，內差才有其必要性，不然只是讓自己看的開心而已，也會拖垮量測速度。
第三：如果你是用舊版的SIGTEST 2.0BETA，RESOLUTION只能用50PS，其他的值跑出來就會有問題，這是我的經驗啦，至於新版的，沒有去試這個BUG修正沒
順便再補充一些：
1.所謂CDR全名叫CLOCK DATA RECOVERY，指的是藉DATA找出CLOCK的方法
2.如果你要去細調DURATION的話，可以讓你的JITTER看起來很小，不過確離實際代表的意義有點不同，但是會讓自己看的很開心就是了，呵呵，你可以用SIGTEST算出來的DATA RATE倒數來填入DURATION然後看看波形是不是很像
有機會大家再交流交流囉
Hi, I am Mr Chai from Malaysia. I want to know more about eyes diagram. Ca you share me from which wedsite or have any information regarding plotting of the eyes diagram? I can read chinese, u may continue post chinese word and reply me.