各位好
小弟有幾個問題想發問
(1)因為我的系統需要較快速的運算
所以想在FPGA 端上做運算
然後再RT端做存檔
但是RT端的執行速率最快只有1ms(while loop)
這樣會造成一個資料傳輸不同步的問題
可能會有資料流失
所以我利用FIFO做緩衝區
lost 掉的資料會緩慢傳輸至FIFO
然後再傳至RT端做存檔
不知道我這樣的觀念是正確的嗎??
(2)現在我的系統取樣率需要10kHz
但是RT端最快取樣率也只有1kHz
因此我想在FPGA端執行速率給10kHz
然後再緩慢傳輸至FIFO最後再傳至RT端做存檔
不知道這樣的想法和在RT端取樣率達到10kHz是一樣的嗎??
(3)附上我的程式貼圖